PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-193046

(43) Date of publication of application: 01.11.1984

(51)Int.CI.

H01L 21/82

H01L 27/04

H03K 13/02

(21)Application number: 58-065465

(71)Applicant: HITACHI LTD

(22)Date of filing:

15.04.1983

(72)Inventor: MATSUDA TOSHIHIRO


KONDO SHIZUO **KURI KAZUHIKO** MINAMIMURA EIJI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To eliminate the generation of the malfunction caused by cross-talk between two circuits by a method wherein power source wirings are provided separately and connected to external connection terminals, respectively, when an analog circuit and a digital circuit are provided on one semiconductor substrate, which are then connected to the power source wirings.

CONSTITUTION: The digital circuit D composed of a C-MOSIC and the analog circuit A composed of a bi-polar C-MOS semiconductor device are provided in the surface layer part of one semiconductor substrate 1, and a plurality of the wiring terminals 4 for external connection are arranged in the periphery of the substrate 1. Next, an Al powder source wiring 5a1 for operating the circuit D is connected to the wiring terminal 4a1, where a power source voltage VDD is supplied, and a power source wiring 5a2 for operating the circuit A is connected to the other terminal 4a2, where a power source voltage VCC is supplied. Thereafter, these terminals 4a1 and 4a2 are connected to external leads 2 via wires 3. respectively. Earth wirings 5b1 and 5b2 from the circuits D and A are connected to wiring terminals 4b1 and 4b2 corresponding to the terminals 4a1 and 4a2, respectively, and then connected to the leads 2 likewise via the wires 3.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

Date of requesting appeal against examiner's decision

of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

① 特許出願公開

⑩公開特許公報(A)

昭59—193046

60Int. Cl.3

H 01 L 21/82

27/04 H 03 K 13/02 識別記号

庁内整理番号 6655--5F Z 8122-5F

7530-5 J

43公開 昭和59年(1984)11月1日

発明の数 2 審査請求 未請求

(全 6 頁)

99半導体集積回路装置

20特 昭58-65465

Ø 出 昭58(1983) 4 月15日 願

70発明 者 松田敏弘

高崎市西横手町111番地株式会

社日立製作所高崎工場内

@発 明 者 近藤静雄

高崎市西横手町111番地株式会

社日立製作所髙崎工場内

@発 明 者 九里和彦

高崎市西横手町111番地株式会 社日立製作所高崎工場内

明 ⑫発 者 南村英二

> 高崎市西横手町111番地株式会 社日立製作所高崎工場内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号.

砂代 理 人 弁理士 髙橋明夫

外1名

騔

発明の名称 半導体集積回路装置 特許請求の範囲

1. 半導体基体の一主面に、アナログ回路とディ ジタル回路とを具備し、前記アナログ回路を動作 させるための電源配線と前記ディジタル回路を動 作させるための電源配線は、互いに共用されると となく、それぞれ別々に設けられ、それぞれ別個 の外部設続用端子に接続されていることを特徴と する半導体集器回路装置。

2. アナログ回路を構成するトランジスタは、バ イポーラトランジスタであり、ディジタル回路を 構成するトランジスタは、相補型絶縁ゲート型電 界効果トランジスタである特許請求の範囲第1項 配載の半導体集積回路装置。

3. 外部接続用端子は、それぞれ個別のリードに **設続されていることを特徴とする特許請求の範囲** 第1項又は第2項記載の半導体集體回路装置。

4. 半導体基体の一主面にアナログ回路とディジ タル回路とを具備し、前記アナログ回路を動作さ

せるための電源配線とディジタル回路を動作させ るための亀頂配線とは、同一の外部接続用端子に 接続されており、前配外部接続用端子から直接に 分岐されるか、あるいは、該端子の近傍で分岐さ れて形成されていることを特徴とする半導体集積 回路装置。

5. アナログ回路を構成するトランジスタは、パ イポーラトランジスタであり、ディジタル回路を 模成するトランジスタは、相補型絶縁ゲート型電 界効果トランジスタである特許翻求の範囲第4項 記載の半導体集徴回路装置。

発明の鮮細な説明

(技術分野)

本発明は一つの半導体基体にアナログ(又はリ ニャ)回路とディジタル(又はロジック)回路を 共存させる半導体集積回路(以下ICと称す)に 関する。

(背景技術)

例えば測定器などに用いられるアナログ・ディ ジタル変換器およびディジタル・アナログ変換器

特開昭59-193046(2)

等において、半導体基体内にアナログ回路とディジタル回路とを共存させる場合に、アナログ回路には間圧特度の高いパイポーラトランジスタが使われ、ディジタル回路には低消数電力の相補型絶縁ゲート型電界効果トランジスタ(以下CMOS FETと称す)が使われることが多い。

アナログ回路とディジタル回路とは、1つの半 導体基体主面を2つの領域に分け、それぞれの領 域に形成される。

とれらの回路を動作させるためには、電源配線と と 地 (グランド) 配線が必要だが、アナログ回路用の電源配線 (あるいはグランド配線) を ディジタル回路用の電源配線 (グランド配線) と 共用し、配線の数を減らし、 I C のチップ面積の増大を防ぐことが、従来より行なわれている。

しかしながらこのように、配線を共用すると、 以下のような問題点があることが本発明者によっ て明らかとされた。

すなわちディジタル回路を構成する C M O S インバータがスイッチング動作することによって貫

動作しV_{CC}Tナログ 用電源からの電流を**殴い込み、あるいはおしだしし、その結果、ディジタル入力**に対応したアナログ出力をOUT端子に得るものである。

この回絡においては、理想的には、ビット数(デコータ回絡の出力数,N)に応じて $V_{CC}/2^N$ の特度でアナログ電圧を出力できるが、デコーダ回路6の電源 V_{DD} とアナログ回路の電源 V_{CC} とが、図中破線で示す共通の配線8によって接続されていると、デコーダ部のスイッチングにより発生する質値観流と、その共適インピーダンス R_0 とによって電圧降下がおこり、このディジタルノイズが $V_{CC}/2^N$ のオーダーで電源配線(V_{CC})にのると特度は保障できなくなる。

このようなクロストークは、デコーダのビット 数が多く、電圧特度の高いICほど影響が大である。特化チップ寸法の大きいLSIにおいては電源(接地)用配線は長くなり、又パターンの流細化のためアルミニュウムよりなる配線の膜厚が1 μm以下と薄く、したがって共通の電源配線部8 通電流が瞬時的に流れるが、この電流がロジック ノイズとなって共通の電源配線や接地配線にのり アナログ用配線とディジタル用配線の共用部分で 電圧降下をひきおこしこの結果電源(接地)の電 位がゆらぎアナログ回路の基準電圧に悪影響を及 ぼしリニア動作の特度を低下させ、あるいは回路 の誤動作をさせるものである。その1例を次に示す。

第1図はディジタル・アナログ(DA)変換回路の一部を簡略化して示すものであって、6はCMOSFETからなるデコーダ回路、7はこのデコーダ回路からの出力端にCMOSFETよりなるインバータA1、A2、A6を介して接続された抵抗ラダーR1、R2、R1である。

この回路は、デコーダ6に入力端子 $IN_i \sim IN_N$ のいずれかからディジタル信号が入力されるとデコーダにおいて所定の颱型演算がなされ、その処理信号(ディジタル信号)が、 $OUT_i \sim OUT_N$ のいずれかから出力され、その出力信号により、CMOSよりなるインバータ $A_1 \sim A_N$ のいずれかが

のインピーダンス(R。)が大きいためロジック ノイズの影響は増々大きくなる。

これを解决するには共通のインピーダンスをな くするか最小限におさえる必要がある。

(発明の目的)

本発明の一つの目的は一つの半導体基体に形成されたアナログ回路とディジタル回路の間でのクロストークによる誤動作を防止する技術を提供することにある。

本発明の他の一つの目的は高精度で安定動作できるアナログ・ディジタル共存型のバイポーラ C MOSICの提供にある。


(発明の概要)

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下配のとおりである。 すなわち、一つの半導体基体の一主面にアナログ 回路とディジタル回路とが形成され、アナログ助 作用の電源配線(及び接地配線)とディジタル回 路動作用の電源配線(及び接地配線)とは互いに 共用されることなくそれぞれ別々に設けられ、か つそれぞれ別関の外部接続用端子(パッド) 化接続され、これら端子には別個の外部リードが接続されていることにより、アナログ回路とディジタル回路の電源(接地)配額における共通インピー ダンスをなくしディジタル回路によるノイズのアナログ回路への影響をなくしたものである。

第2図に1つの半導体基体(チップ)1の一主面にCMOSICよりなるディジタル回路のとバイポーラICよりなるアナログ回路(A)とが形成されたバイポーラCMOS半導体装置に本発明を適用した場合の一実施例が示される。

同図に示すように基板の関辺にそってアルミニュウム膜よりなる外部接続用配線端子(ポンディングパッド)4が配股され、このうち、配線端子4a, にディジタル回路動作用AB電源配線5a, が接続され、電源電圧V_{DD}がディジタル回路に供給され、別の配線端子4a, にアナログ回路動作用電源配線5a, が接続され電源電圧V_{CC}がアナログ回路に供給される。これら配線衛子4a, 4a,

にはそれぞれにワイヤ3を介して外部リード(ピン)2が結線されている。一方、電源用端子4a1,4a2と対向位度の配線端子4b1,4b2にはディジタル回路及びアナログ回路からの接地用配線5b1,5b2がそれぞれ接続されるとともに、ワイヤ3を介して外部のリード(ピン)2に結線されている。



〔効 果〕

(寒施例 1)

この実施例1によればディジタル回路とアナログ回路との各電源配線(接地配線)は別個の配線 8 に対応する共通の電源(接地)配線を有しないことから電源(接地)の共通インピーダンスはない。又、ディジタル回路とアナログ回路に接続された各電源(接地)端子はそれにワイヤを介しても別に外部リードに接続されており、この部分でも、この実施例1の構造ではディジタルノイズによって、カーグ回路の電圧降下等の影響を完全になくすることができる。

なお、この実施例のICの完成図を図3に示す。 同図で8はレジンモールド後のIC本体を示し、 9,10は第2図のインナーリード2に連結する アウターリードであり、9はアナログ回路用電源 供給ピン、10はディジタル回路用電源供給ピン である。このように、アナログ回路とディジタル 回路との電源(接地)リード(ピン)を別々にと り、それぞれが独立しているため、I C 完成後の 最終検査工程におけるテスティング時に、ディジ タル電源電圧のみを選択的に高め、回路動作をは やめて、テスティング時間の短縮を図ることが可 能となった。

〔 実施例2〕

第4図に本発明をバイポーラCMOS半導体装置に適用した場合の他の一実施例が示される。

この実施例2において、半導体基体(チップ1)の内部の形態は前掲実施例1のものと全く同一(第3図と第4図とで共通の構成部分に対し何じ指示記号を付している。)であり、異なるところは基体周辺に個別に形成されたディジタル回路とアナログ回路の電源(接地)配線を接続した配線端子4 a1・4 a g (4 b1・4 b2)から共通の外部端子2 a (2 b)に対しワイヤ3により結線した点である。

〔効 果〕

このような実施例2によれば、実施例1と同様 にディジタル回路とアナログ回路との各電源(接

特問昭59-193046(4)

地)配線は別個の嫡子に接続されていることによ り共通のインピーダンスはもたない。 ただし、デ ィジタル回路とアナログ回路に接続された各配 袋 端子は共通のリード(ピン)にワイヤを介しており、この部分で共通インピーダンスは もつがワイヤやリードにおけるインピーダンスは アルミニウム膜よりなる電源(接地)配線の はあかに小さいことからこの部分は、 したが なったとない。 したいかっ ではパッケージのピン数を 増加させることなくディジタルノイズにある できる。

〔寒施例3〕

第5図に本発明をバイポーラCMOS半導体装 健に適用した場合のさらに他の一実施例が示される。

前掲の実施例1,2においては半導体チップ内 にディジタル回路とアナログ回路とがならべて配 置された例を示したが、この実施例3ではチップ

通の電源(接地)配線がある場合に比して小さくすることができる。又、電源(接地)配線端子に接続されたワイヤ及びリード自体のインピーダンスも小さいため、ディジタルノイズによるアナログ回路の電圧降下の影響を少なくすることができる効果を有する。本実施例では、バッド面積を増加させることがなく、チップ面積を小さくすることができるという利点がある。

以上本発明者によってなされた発明を実施例に もとずき具体的に説明したが、本発明は上記実施 例に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでも ない。

例えばディシタル回路用電源(接地)配線とアナログ回路用電源(接地)配線とを一つの配線端子より分岐する場合に、配線端子から直接に分岐させる代りに、配線端子近傍で素子に接続される前に分岐してもよい。その場合配線端子から分岐点までの配線の幅(又は厚さ)を十分に大きくしてその部分のインピーダンスが大きくならないよ

の中心にディジタル回路のを配置し、その周辺を 取り囲むようにアナログ回路(A)を配置した例を示 す。なお、第3図、第4図とこの第5図とで共通 の構成部分に対し同じ指示記号を付してある。

同図に示すように基板周辺に設けられたアルミニウム膜よりなる配線端子(パッド)のうち、配線強子4aを電源端子としてここから直接にディジタル回路動作用電源配線5a,とアナログ回路動作用電源配線5a,とアナログ回路のの四路の(M)に配線されている。又、ディジタル回路の及びアナログ回路(M)の接地側配線5b,,5b,は電源用配線端子5a,と対向位置にある接地用配線端子4bに直接に接続されている。なお、各配線端子4a,4bはワイヤ3を介して外部リード(ピン)2a,2bにそれぞれ結線されている。 (効果)

このような実施例3によれば、ディジタル回路 ピアナログ回路の各電源(接地)配線は配線端子 より直接に分岐された状態で接続されていること により、電源(接地)の共通インビーダンスは共

うにすることが望ましい。この実施例を第6図に 示す。なお同図で前掲の図面と共通の構成部分に 対しては、同じ指示番号を付してある。

〔利用分野〕

本発明はアナログ・ディジタル共存形の半導体 装置のすべてに適用でき、特にアナログ・ディジ タル共存形のパイポーラCMOSICに適用して 最も有効である。

なお、IIL(集積注入論理案子)を組み込んだBi-I²Lアナログ・ディジタル共存形の半導体装置が知られており、IILを用いたディジタル回路ではスイッチング動作時にも電源(接地)配線にある程度の定電流が流れており、CMOSICによるディジタル回路のような動作時の一瞬にパルス的に電流が流れるのとわがいディジタルノイズの影響はそれほど多くはないが、本発明を適用すればBi-CMOSICの場合と同様の効果を得ることができることは言うまでもない。

図面の簡単な脱剪

第1 図はディジタル・アナログ変換器の一部を

示す回路図である。

第2図はアナログ・ディジタル共存形パイポーラCMOSICに本発明を適用した場合の一実施例の平面図である。

第3図は、本発明を用いたICの完成図を示す 斜視図である。

第4図はアナログ・ディジタル共存形パイポーラCMOSICに本発明を適用した場合の他の一 実施例の平面図である。


第5図はアナログ・ディジタル共存形パイポーラCMOSICに本発明を適用した場合のさらに他の一実施例の平面図である。


第6図は同じくアナログ・ディジタル共存形パイポーラCMOSICに本発明を適用した場合のさらに他の一実施例の平面図である。

1 … 半導体基体(チップ)、2 … リード(ピン)、3 … ワイヤ、4 …外部接続用端子(ポンディングパッド、又はパッド)、5 … 電源(接地)用配線、6 … デコーダ、7 … 抵抗、8 … レジンモールドI C本体、9,10 … リード。

代理人 弁理士 髙 橋 明 夫







特問昭59-193046 (6)

